交互使用各種不同處理方式(離子蝕刻 / 化學藥液蝕刻 / 機械研磨),使晶片本身多層結構(Passivation, Metal, Oxide)可一層一層去除,也就是晶片去層(Delayer)。透過IC研磨(Polishing)與層次去除(Delayer)可逐層檢視是否有缺陷,並可提供後續實驗,清楚解析出每一層電路佈線結構。
iST 宜特服務優勢
案例分享
1. BSI樣品→Silicon Etching前製備→TOP Metal露出
2. 經Silicon Etching後→IC delayer層次去除→OM檢視→Contact層以OM檢查異常
IC delayer層次去除→OM檢視→Contact層分別以SEM高及低電壓掃描(VC)→蝕刻至Gate Oxide以SEM掃描檢視
IC delayer 層次去除至Contact→OM檢視拍攝→SEM電子及二次電子掃描→研磨至Poly→SEM掃描Poly Profile
FinFET Delayer製程層次去除至Substrate→OM檢視拍攝→SEM掃描