蝕刻機制
沉積機制
聚焦式離子束顯微鏡(Focus Ion Beam，簡稱FIB)電路修改，原理是利用鎵離子撞擊樣品表面，搭配有機氣體進行有效的選擇性蝕刻(切斷電路)、沉積導體或非導體(新接電路)。
5奈米晶片FIB電路修補 到底難在哪?iST 宜特能為你做什麼
電路修改(FIB circuit)
藉由FIB，即可提供IC設計者修改IC電路，無需重複改光罩重下IC，不僅可降低經費，更可加速IC設計原型(Prototype)的驗證與上市時間(Time-to-market)。
點針墊偵錯 (CAD Probe Pad)
在IC上做訊號擷取點，藉由FIB將IC設計者欲量測的訊號點拉到IC表面，並利用機械式探針(Mechanical Prober) 擷取IC內部訊號。
晶背電路修改
隨著覆晶封裝基材限制，與先進製程演持續進到5nm，金屬繞線層增加以及更為複雜緊密的電路佈局，從晶背(Silicon)進行將提升可行性與成功率。
iST 宜特服務優勢
案例分享
- 可達3.5nm解析度，可執行5nm製程之線路修補。
- 最大可放置8吋晶圓。
- 支援 CAD Navigation 軟體。
- 高準確度雷射導引Stage。
- 內建紅外線顯微鏡可觀察CMP層及絕緣矽層 。
- 金屬連線材質有鎢(阻值較低)及白金(速度較快)兩種選擇。
- 建置FEI DE/DX蝕刻氣體，應用於高深寬比、緊密電路，良率表現更為優異。
| Model | Capability Process | Capability Note |
|---|---|---|
| Centrios | 5nm |
|
| V400ACE | 7/16/22nm |
|
| 986-IET | 40/65nm |
|
| V600CE | 90/110nm |
|
| V600 | ≧130nm |
|
- 在去封膠、打線或封裝後，先回測再進行FIB
- 同一顆IC上執行越多的修改內容，Fail風險會越高。
- FIB連線的阻值較原IC連線要高，若有低電阻連線需求，請於委案時先註明。
- 提供GDS II以利定位(局部區域或層數即可)作業，有助良率提升。