先進製程的IC，該如何從晶背進行FIB電路修補?

能夠讓您的IC樣品在FIB電路修補後，可以回去做電性測試，是不論怎麼樣的製程都必須要的基礎條件。有了這個前提下，宜特工程師將會和您討論三大要點:

1. 瞭解您設計的IC電路特性與修補目的
2. 建議電路布局及討論可破壞範圍
3. 精準協助您尋找最佳目標點，提高電路修補可行性。

而當隨著晶片電晶體的密度隨著製程微縮而倍增，今年7奈米每平方毫米的密度約為16nm的3.5倍，難度肯定大幅度上升。不過不管什麼製程，以上三大要點是FIB電路修補前需討論溝通的基礎工，怠忽不得。

進入晶背(Backside)修補工程的第一個階段，首先面對的是Substrate層(Silicon)；終端產品形式會決定包裝厚度規格，其晶片的厚度，通常由矽晶圓時的31mil，研磨至8~12mil，不過這樣的厚度，對微/奈米等級的FIB電路修補並無法直接開始手術，為此，我們將依照第一點的三大步驟佈局規劃，定義蝕刻範圍的「局部削洗Silicon層的減薄厚度」(milling silicon trench，Max size 350*350um)，不過如何提高溝槽(trench)內表面平整度(參見圖二)以及判斷終點(End point)位置(參見圖三)，避免過度蝕刻(over etching)(參見圖四)，將是兩大關鍵技術；以7奈米為例，Silicon厚度保留在1~2微米為最佳(參見圖五)，這是電路修補前的關鍵步驟。

先進製程，特別是7奈米製程的金屬與介電層的間隙、寬度、厚度，多為40奈米(nm)或以下，面對薄且小的工藝，精準定位目標、清楚辨識電路是最大的挑戰，而且電路修補的過程經常是以「秒」來計算，稍一失誤將前功盡棄。

該如何精準定位目標呢? 由於從晶背施工，以電子顯微鏡成像是無法看到線路，需先使用紅外線攝影機穿透並依靠四個角落來進行初步定位讓GDS對準晶片，再利用一個或多個參考點(reference point)，多次定位以降低誤差，通常距離目標點最遠100微米(um)即可定位，不過越遠誤差就越高；建議選擇距離目標點20微米(um)內，約2*2微米(um) 可破壞區域做為定位點，實際誤差可降至150奈米(nm)。

先進製程等級的電路修補，若使用了不適合的氣體參數及施工方法，一將過度蝕刻(over etching)造成斷路無法補救，二是暴露非必要金屬層，在先進製程中此狀況經常無法被發現，若此點需要連接到其他位置，填入金屬導體後就造成短路而漏電，IC樣品將得到錯誤或不符合預期的電性(參見圖六、圖七及圖八。)所以必須調校出最佳蝕刻參數與氣體，將可避免過曝金屬層。