首頁 如何不變更設計,快速降低MOSFET的導通阻抗RDS(on)

如何不變更設計,快速降低MOSFET的導通阻抗RDS(on)

首頁 如何不變更設計,快速降低MOSFET的導通阻抗RDS(on)

如何不變更設計,快速降低MOSFET的導通阻抗RDS(on)

by ruby

發佈日期:2018/8/8
發佈單位:iST宜特

MOSFET功率半導體晶片火紅,如何有效降低RDS(on)(導通阻抗)?

MOSFET在電子產品扮演「開關插座」的角色由來已久,來自於它具備高開關切換速度,低輸入阻抗與低功率耗損之特性,不僅可承受大電流、亦可提高電路轉換效率,也使得MOSFET成為功率元件中的重要角色。

而各家MOSFET廠商也都以追求高效率的電力轉換、低功率耗損為目標。為達此一目標的捷徑,就是降低RDS(on)(導通阻抗)。

速讀RDS(on)(導通阻抗)

RDS(on)是由幾個阻抗形成,分別是源極端(Source)的接點阻抗Rcs、N+本身阻抗Rn+、通道的阻抗Rchannel、聚積(Accumulation)區的阻抗Ra、場效區(JFET region)的阻抗RJFET、漂移區(Drift region)的阻抗Rd、基材阻抗Rsub、洩極端(Drain)的接點阻抗Rcd、封裝阻值總和Rpack

那如何在不增加太多開發成本,降低RDS(on)(導通阻抗)呢?宜特建議可從三大方向來看:
  • 一、 從矽製程(Si Process)和設計端(Design)著手

    此方式是過去10年來一直在努力的,iST宜特觀察發現,從各家MOSFET大廠,在這幾年也都開發出不同型式的低導通阻抗MOSFET,例如英飛凌(Infenion)的CoolMOS利用多層磊晶堆疊技術;意法半導體(STMicroelectronics)的MDMesh、東芝(Toshiba)的DTMOS、 快捷半導體(Fairchild)的SuperMOS都是利用深溝槽回填技術;而安森美(OnSemi)的UltiMOS則是利用深溝槽回填搭配Liner oxide的設計,去形成Super Junction,來提高N-type Epi的濃度,卻又維持空乏區的深度,讓RDS(on)可以獲得降低。特別是英飛凌的CoolMOS在1998年推出到現在,一直都是深受業界肯定的,在過去三年期間己出貨超過16億顆 (註一)

  • 二、 從封裝(Package)端改善

    待IC來到封裝製程時,透過夾焊(Clip Bond)和擴散接合(Diffusion Solder)的導入,藉由使用銅夾(Clip)加大電流路徑取代金線(Gold wire)來降低導線電阻,以及利用在異質金屬間形成介金屬化合物(Intermetallic compound)來使得金屬間阻抗降低,來降低RDS(on)(導通阻抗)。

  • 三、 從降低晶片本身厚度下手

    如前所述RDS(on)是由一連串的阻值加總所決定,其中有一部份是由Rsub所決定,而Rsub則和晶圓本身的摻雜濃度和厚度相關,藉由降低晶片本身厚度, 可以降低RDS(on)(導通阻抗),因此在近年來市場上也開始使用「晶圓薄化」技術來將晶圓的厚度降低。

    對於第三點降低晶片的厚度,iST宜特近期成立的新事業「 MOSFET晶圓後段製程整合服務」,接到一些客戶需求,希望進行「晶圓薄化」。而「晶圓薄化」,要做到很薄、很精準的薄度是有技術門檻的。首先,針對要做到很薄,就有相當難度, 當晶圓薄化後,晶圓的邊緣容易翹曲,而造成後續的製程處理的困難,晶圓極可能因為翹曲,在傳送時撞擊而破片,或是無法因為翹曲而進行手動上片導致破片,為了克服此項難度,iST宜特使用太鼓技術(Taiko),透過局部的精密研磨,將旁邊留下太鼓環,此太鼓環類似於鼓框,將晶圓邊緣支撐住,使得晶圓不會翹曲。而目前薄化到50微米(um)製程已為多家客戶完成驗證及進行量產,良率亦可達到99.5%。目前針對太鼓技術37.5微米(um)、25微米(um)製程也己在進行工程驗證 。

    而在要做到很「精準」的薄化數據,近期,iST特就接獲客戶,要求晶圓薄化的數據來到100微米(um),和50微米(um),為了可以達到降低RDS(on)(導通阻抗)的目標。為此,iST宜特搭配蝕刻技術,將晶圓的總厚度分布(TTV, Total Thickness Variation) 精準控制在3微米(um),達到很好的均勻性。此外,我們也發現,在相同測試條件,及相同元件設計下,僅僅只是將晶圓厚度從100微米(um)降低到50微米(um),RDS(on)(導通阻抗)便可有效降低了19% (註二)。此種作法完全不須更改設計,或是晶圓代工廠和後段封裝廠之生產條件。

    圖說: iST宜特藉由晶圓薄化技術,將晶圓厚度從100微米(um)降低到50微米(um),立刻協助客戶降低Power MOSFET的導通阻抗RDS(on) 19%。

    當然,iST宜特也持續專研薄化技術,目前已完成15um薄化技術,從圖中可見到矽晶片薄如蟬翼,甚至是可以透光,在白光光源照射下,晶片有紅光發出。若是後續客戶有此需求,iST宜特可以配合客戶進行後續的工程開發,為客戶提供Power MOSFET更低的導通阻抗。

觀看15um晶圓薄化影像,請點選上方影片,若無法觀看請點此連結: https://pse.is/Waferthintw

註一:滿足MOSFET需求 英飛凌CoolMOS系列性價俱佳,賴品如,2018/6/27,2018/7/24 visited.
註二:此處僅為晶圓電性測試(CP, Chip probe)之結果,圖中的比較為Normalize的結果

以上與您分享宜特的相關技術,如您有降低RDS(on)(導通阻抗) 需求,或是晶圓薄化需求,歡迎洽+886-3-579-9909分機5001劉先生(Tony) │ Email: web_sp@istgroup.com ,  marketing_tw@istgroup.com

您可能有興趣的相關文章