發佈日期:2024/10/09AI高速訊號
發佈單位:iST宜特
隨著 AI 技術不斷進步,如何確保高速訊號在AI應用設備中傳輸時,仍能保持穩定,且不受干擾,是許多工程師面臨的挑戰。如何透過最新AI高速訊號全面解決方案,確保產品順利通過高速規格驗證,在這波技術浪潮中保持領先?
AI高速訊號
在當今的技術環境下,無論是 AI 伺服器、加速運算卡、交換器,還是 AI 邊緣運算設備如 PC、遊戲主機、繪圖卡、機上盒、監視器及電視等,所有這些設備都需要面對高速訊號傳輸的挑戰。從訊號的干擾排除到材料的選擇,每一個設計環節都可能影響最終產品的性能和市場表現。特別是 PCIe Gen 6、Ethernet 400/800G 等高速規格的普及,讓產品測試與驗證成為設計過程中不可或缺的一環。市場上許多企業,尤其是涉及 AI 應用的開發者,迫切需要高效的測試方案來解決高速傳輸中的潛在問題,並確保產品能順利通過市場驗證。
本文iST宜特訊號測試實驗室將以實際案例,分享如何透過最新AI高速訊號全面解決方案,從前端設計模擬評估、電路板(PCB)特性分析、埠實體層 (Port Physical Layer,簡稱PHY) 測試驗證,與客製化治具設計等,一站式協助您在這波技術革新中保持領先。
AI高速訊號
AI高速訊號
iST宜特訊號測試實驗室從實際工作中發現,AI應用下更高速的運算環境,除了對訊號傳輸的穩定性、除錯需求及散熱管理產生新的挑戰,亦引發一系列的技術難題,從高速訊號中繼IC (Re-driver) 做訊號補償/訊號重整的導入需求,到電路板材料的升級,甚至到傳輸線材與連接器規格的提升,產品設計與測試面,皆面臨更多的困難與要求。以下我們將一一為您介紹最新AI高速訊號四大核心解決方案:
一、前端設計模擬與評估
在高速訊號傳輸產品中,訊號完整性(SI)和電源完整性(PI)模擬是確保產品競爭力的關鍵。隨著電子技術進步,特別是在AI高頻寬應用中,阻抗不匹配、結構設計不良或Via排佈不合理,易引發訊號間干擾、串擾、失真及延遲,影響訊號品質。隨著運算速度和密度提高,高頻切換與大電流會導致電壓波動和雜訊,進而影響電源完整性及系統性能。因此,SI和PI評估至關重要,可確保系統在高速運行下的穩定性。
iST宜特訊號完整性 (SI) 以及電源完整性 (PI) 的模擬服務,客戶只要提供線路圖與Gerber 相關檔案,透過Ansys & Cadence 模擬軟體,即可在產品開發階段,協助客戶執行前端設計評估;在試產前期,進行訊號模擬,協助客戶降低因設計缺陷所帶來的成本風險。
(一) iST宜特提供的服務項目:
1. 訊號完整性 (Signal Integrity,簡稱SI):
- (1) S 參數:反射損耗(Return loss)/ 插入損耗(Insertion Loss)/ 串擾(Crosstalk)
- (2) TDR 時域反射
- (3) Eye Diagram眼圖分析
2. 電源完整性 (Power Integrity):
- (1) DC IR-drop 分析:分析 Power Net 壓降,確保不超過允許範圍,以避免系統異常。測試指標包括壓降分佈、電流密度、DCR (Direct Current Resistance,直流電阻) 和功率損耗。
- (2) AC PDN (Power Delivery Network) 分析:檢查設備端阻抗,確保維持低 AC (Alternating Current,交流電) 阻抗。高阻抗可能導致 IC 運作異常和電源雜訊,影響系統穩定性。
(二) 宜特案例分享:
1. 案例一:Layout優化分析
在完成Layout設計後,我們進行了SI分析以確認訊號品質。在模擬過程中發現,訊號在工作頻段(基頻8GHz)有較高的反射率,特別是在走線進出Via處及電容附近存在改善空間。我們針對這些區域進行了優化,讓Via走線對稱化,並改善電容下方的Anti Pad routing,解決了電容過大導致的阻抗不連續問題。經過調整,基頻及倍頻的反射率顯著降低,確保了訊號完整性。2. 案例二:DC IR-drop改善
客戶在設計板子時,遇到了隨著傳遞距離增加而造成的電壓損耗過多的問題。通過Power DC模擬結果分析,我們觀察到Power Plane上的壓降過高,進一步檢查後發現Power Plane過於破碎是主因。針對這一問題,我們調整了Power Plane的完整度與分佈,降低了整體壓降,並優化了Sense補償位置及方式,最終達到客戶對各Site壓降差異的需求。二、PCB板材特性測試
在高速訊號傳輸的環境下,損耗越來越大,PCB 使用的板材對訊號品質的影響變得尤為重要。為了確保印刷電路板(PCB)的板材品質符合標準,不僅在設計階段需要進行評估,還需透過實際測試來驗證其性能。
(一) iST宜特可提供印刷電路板(PCB)及印刷電路板組裝(PCBA)的測試項目:
1. 阻抗測量(Impedance Measurement):測試PCB材料的阻抗特性,確保訊號傳輸的穩定性。
2. S參數測量(S-parameter Measurement):分析高速訊號的傳輸品質。
3. Intel Delta-3.0/4.0 測試(Intel Delta-3.0/4.0):在正常溫度及變化溫度下(Temp. Normal/Variation),驗證PCB在不同溫度條件下的性能表現。
4. 板階除錯測試(Board Level Debug):進行端到端通道損耗測試(End-to-End Channel Loss),找出並修正電路板訊號傳輸中的問題。
(二) 宜特案例分享:
1. 案例一:TDR / S-parameter
當客戶的訊號驗證結果未能符合協會規範時,我們建議針對 PCB 進行 TDR(時域反射)及 S-parameter 測試,以確保 PCB 板的設計阻抗和生產過程符合設計要求。2. 案例二:Fixture De-embedding
在測試 PCB 特性時,探棒或治具會增加額外的損耗。為了消除這些影響,我們使用軟體進行去嵌化處理(De-embedding),以獲取更準確的測試結果。三、埠實體層一致性測試 (PHY Conformance)
PHY (Port Physical Layer)是網路協議中的埠實體層,負責數據在設備與網絡或其他設備間的傳輸。PHY Conformance用於測試設備的物理層是否符合特定協議的技術規範,確保其能穩定、有效地傳輸數據,避免訊號失真或干擾。
客戶只需提供半成品板和接口資料,即可進行測試驗證,協助客戶在硬體或是系統層面符合特定標準,確保其正常運作,並滿足規範要求;同時也可以進行故障診斷與排除(Debug)服務,確保產品順利運行。
(一) iST宜特提供的PHY Conformance測試,涵蓋PCI-E(Peripheral Component Interconnect Express) 和乙太網 (Ethernet) 領域:
1. PCIe 5.0/6.0 預符合性測試(Tx/Rx/100M Clock):測試PCIe 5.0和6.0的傳輸性能,確保其符合預定的時序和訊號完整性要求,包含PCIe電器特性(PCIe Electrical Test)與協定測試(PCIe Protocol Test)。
2. Ethernet 400/800G 符合性測試(IEEE 802.3bj/bs/ck):驗證Ethernet 400G和800G的性能是否符合援QSFP-DD及OSFP等高性能光纖模組標準,確保其在高速數據傳輸中的可靠度。
四、客製化測試治具設計
高速訊號測試過程中,客製化測試治具除了可提升測試效率、縮短開發周期,還能避免不合適治具導致的測試誤差,確保產品的高性能與可靠度。iST宜特可根據客戶需求,設計專屬的測試治具,並提供從計劃、設計、測試驗證到生產的一條龍服務,確保測試設備的效果和符合特定要求。
生成式 AI 的興起,加速了高速訊號市場的成長。iST宜特訊號測試實驗室憑藉多年來累積的高速訊號測試經驗,結合業界頂尖設備,與全球標準組織如 USB-IF、HDMI 協會及 VESA 建立了緊密的合作關係,為您提供最精準的測試和分析。不論您是從事伺服器、交換器、AI 加速運算卡,還是邊緣運算裝置如PC、遊戲主機、繪圖卡、機上盒、監視器及電視等的設計開發,我們都能協助您迅速進入市場。
如果您對我們的服務有任何問題或需求,歡迎隨時與我們聯繫。宜特訊號測試實驗室 +886-2-2792-2890分機2715 陳先生/David │Email:[email protected];[email protected]。