零缺陷 Zero Defect 如何做到？為了讓汽車電子供應鏈有所依循，AEC委員會簡稱推出一系列的汽車電子規範，其中在2020年針對零缺陷(Zero Defect)推出新版AEC-Q004指導性方針(Guideline)，此方針類似工具書的概念…
想確認先進封裝、IC晶片壽命與效能，卻因Underfill製程品質不佳，Void過多導致可靠度壽命預估失準?宜特可靠度測試實驗室，引進 真空壓力烤箱，可依據不同膠材黏度調整真空及壓力參數，做到0 % Void，徹底將Underfill製程品質做到最好….
功率半導體進行「 晶圓薄化 」是改善製程，使得功率元件實現「低功耗、低輸入阻抗」最直接有效的方式。 但如何在薄化製程中降低晶圓厚度，又同時兼顧晶圓強度，避免破片率居高不下之風險…
先進封裝最大挑戰來自於異質整合晶片內含多種材質，堆疊複雜容易導致可靠度問題，如晶片翹曲問題、異質材料整合問題、錫球接合、空焊等。如何進行錫球檢測找到錫球solder ball異常點…
覆晶封裝 在晶圓製程最後階段，通常都會遇到球下金屬層(UBM)或重分佈製程(RDL)。不過有一種情況是，IC在設計研發階段時，為節省成本，以晶圓共乘CyberShuttle下線後，卻發現自家晶片回來後沒有UBM層或RDL層而無法長錫球….
有高解析度與大範圍掃描的需求，有機會兼得嗎? 宜特與設備商合作，提供高達50,000微米(um)大範圍，同時兼具高解析掃描的量測解決方案，一次擷取整個掃描行程中的形貌起伏，不再需要擔心分段掃描帶來的誤差與不確定性，大幅提升量測輸出效率…