當晶片採取BGA或CSP封裝比例增加，錫球間距越小，在執行HAST時，非常容易產生 電化學遷移 ECM 現象，造成晶片於可靠度實驗中發生電源短路異常。此現象時發生到底是樣品製程中哪一道步驟影響後續實驗，還是實驗環境端未控制好?…
若是像2.5D或3D IC等先進封裝樣品，封裝形式屬多晶片，Daisy Chain的設計，將跳脫以往單一晶片搭配一個測試板，而是多晶片搭配在一個測試板的形式，那麼板階可靠度試驗後出現故障後，該如何找 先進封裝焊點異常呢?
進行板階可靠度BLR測試前，須先製作PCB測試板，藉此模擬Package元件組裝於PCB時可能出現的錫球焊接問題。PCB測試板本身材料/厚度/走線層面等，不僅須遵照國際規範要求，更是影響可靠度測試結果的關鍵。到底PCB設計有哪些Know How…
宜特可靠度驗證實驗室時常收到許多客戶詢問，執行HTOL實驗後並計算完MTTF與λ，其數值該如何判讀與運用？而 MTTF 或MTBF差別在哪，應該要使用哪一種參數呢?
筆電大廠 聯想、CPU大廠Intel早在2017年提出低溫焊接製程 LTS 為何我們現在需要關注此事? 為何需要用到低溫? 未來幾年LTS真的會成為消費型產品的主流嗎?近期，宜特與德凱宜特接到各大廠前來詢問是否能夠進行LTS驗證測試..
低溫焊錫LTS製程帶來的效益不僅是節能減碳，也能降低電子零組件在高溫焊錫時的失效與不良現象，甚至能夠藉由優化電子工業的電子零部件組裝技術，達到縮減製造流程及營運成本的效果。然而在LTS導入初期還是不免會遇到隱藏性工程問題…..