隨著半導體元件尺寸縮小到零點幾微米，系統單晶片(SOC) 產品設計於近幾年的技術發展日趨成熟，如何解決產品因電路整合元件日趨複雜化，導致系統單晶片(SOC) 體積愈來愈大的趨勢，而 SOC發展至深次微米以下先進製程世代後，半導體電子元件在電性、散熱、可靠度的工程分析和驗證之挑戰日漸提高且愈趨重要之際，如何因應在高度異質(Heterogeneous) 元件整合之系統單晶片(SOC)產品，所產生包含:高功率耗散產品之可靠度工程/快速及低電壓產品之故障分析及高度智財(Intellection Property)整合之系統單晶片(SOC)ESD/ Latch up測試涵蓋率…等問題之解決方案，成為當下面臨及待解决之重要課題。

宜特科技在半導體產業相關之工程故障分析及可靠度驗證領域已累積多年的經驗，因此對於上述課題提出了新的技術與解決方法，希望藉由產業先進之參與討論，彼此交流分享相關之技術經驗，共同加速發展與提升系統單晶片(SOC) 產品之測試、驗證與分析平台。

   透過此研討會您可以得知~

     1. 故障涵蓋率對於元件可靠度壽命實驗的影響

     2. 高功率產品的工作壽命實驗解決方案

     3. 多晶片整合包裝的KGD(Known Good Die)可靠度測試方法

     4. 漏電定位分析工具InGaAs與OBIRCH的工作原理與使用時機

     5. 晶片電路及PCB還原工程

     6. ”向量信號源” 應用於Latch up I/O pins 之測試方法(JEDEC 78)

    < 主辦單位：宜特科技

    < 適合對象：研發工程/產品工程/可靠度工程人員

    < 舉辦地點：宜特科技新竹總公司九樓視聽會議室(新竹市埔頂路19號9樓)

    < 舉辦日期：2008年5月14日 (星期三)

    < 報到時間：13:00~13:30

    < 課程費用：免費(本研討會僅提供書面講義)