【宜特論壇】 IC失效分析研討會強勢來襲！

集成電路在研製、生產和使用過程中失效不可避免。隨著半導體工藝的不斷發展，芯片高度集成化的趨勢，工藝尺寸的縮小等，使得芯片在市場中出現失效的比例逐步上升，芯片的失效分析所面臨的困難度也逐步增大, 加上人們對芯片品質意識和可靠性要求不斷提高，如何快速找出失效的原因並進行改善也越來越顯的重要。
造成芯片失效的原因眾多，失效分析的工具與設備也不勝枚舉。因此如何選擇正確分析工具和分析手法，縮短分析時程；如何使用非破壞性分析，保留失效真相並厘清缺陷責任；如何預防失效再發生等等，這些問題都是集成電路設計者重要的課題。
宜特檢測主辦，卡爾蔡司（中國）共同協辦之IC失效分析研討會，將於9月20日（週四）下午13:00~17:00，在上海浦東實驗室舉行，憑藉雙方多年實戰經驗，就以上問題與學員進行面對面的探討及交流，歡迎舊雨新知蒞臨指導。

黃志國 協理
現任職: 宜特檢測 工程總處
經 曆:18年臺灣半導體失效分析實務經驗，包含電性與物性故障分析技術，與IC設計公司、晶圓廠及封裝廠建立良好合作關係，並提供整套完整之故障分析解決方案，縮短客戶驗證時程。

歐陽耀儒 材料學博士
現任職: 卡爾蔡司PCS部門，X-Ray Microscope產品專家
經 曆:制程工藝解決方案之專家，任職X-Ray Microscope部門主管多年，主要負責東南亞、中國及臺灣市場

• 參會對象：IC設計、晶圓製造之品質部門、產品部門、研發等相關部門
• 研討會時間：2018年9月20日(四)；下午1:00-5:00
• 研討會地點：上海浦東實驗室(上海市浦東新區金豐路455號)
• 報名方式：請點擊線上報名，即日起額滿為止，欲報從速,如有問題,可與負責貴司業務聯繫,或撥打 800-988-0501
• 參加費用：免費（攜帶名片），一家公司限2名（若人數未滿則無此限制），報名成功確認以主辦單位回復為主。

• 名額有限，敬請儘早註冊報名。
• 主辦單位保留報名資格的最後審核權利，並於活動前一周以E-mail寄發「課前通知」，以示您的參加資格。
• 未能準時報到或當天無法出席的學員，恕無法為您保留講義與座位，也無法提供講義電子檔案。
• 若因不可預測的突發因素，主辦單位保留變更論壇時間、議程內容及相關事項的權利。
• 現場報名的學員，主辦單位視現場狀況保有開放進場與否的權利。