小量工程樣品 如何快速取得晶片封裝資源

傳統量產品的封裝多使用導線架(Lead frame)與載板(Substrate)，封裝製程多達20-30道，交期從3天到數周不等。而針對實驗性的工程樣品，宜特快速封裝實驗室則是透過陶瓷(參見圖一)、塑膠預成型(Plastic Pre-mold)(參見圖二)等材料，或公版COB/Socket整合樣品製作(參見圖三、圖四)，精簡製程只需4道(參見圖五)。

值得一提的是，目前晶片封裝多以銲線驗證前提下，宜特公板結合共用與整合性測試環境的優勢，提供包含48/64/256等腳數規格(圖三、圖四)，簡易完成可供驗證的樣品，快速進行功能驗證。

首先，第一步是封裝銲線圖確認。您可以提供封裝廠的銲線圖，或是將晶片資料提供給宜特，宜特將選用適合規格材料後，繪製出封裝銲線圖，確認無誤即可進行正式樣品作業。接著，依據客戶需求，使用導電或非導電膠，黏貼晶片在封裝材料上，再依照晶片規格，選用適當線材、線徑進行銲線作業。

最後因應客戶測試或使用方式，宜特可提供玻璃蓋、陶瓷蓋或是使用封膠方式保護晶片與銲線，即可讓您取得封裝樣品，供後續工程驗證使用。

當IC發生defect時，想分析其中一顆元件的異常狀況，又礙於SiP、MCM、MCP、BGA內部打線或基板線路互聯的關係，將導致電性測試時，容易受到其他Chip或元件影響，造成判定困難，甚至無法判定。

透過宜特研發出IC Repackage移植技術，可將SiP、MCM、MCP、BGA等封裝體裏頭，欲受測Die移植出來，送至宜特快速封裝實驗室，透過您提供的基板(客供基板，圖六)、或是由宜特協助您客製基板(圖七)，進行重新黏晶焊線(圖八)及封膠切割/植球(圖九)成您所要求的Package型式，即可進行後續各式電性測試(閱讀更多: IC Repackage移植技術 助先進封裝晶片檢測無礙)

IC設計要進行後續功能性測試、可靠度測試或故障除錯前，必須針對待測樣品做處理。而樣品前處理的技術，對於後續功能測試是否準確、缺陷是否容易找到，都扮演關鍵性重要角色。傳統樣品前處理手法不外乎是透過IC開蓋(Decap)或研磨 (Front-side Polish )手法；從封裝體(Package)正面透過化學/雷射蝕刻(Chemical/Laser de-capsulation)露出正面，或膠體背面研磨至晶片裸露，或如前段提及，透過取Die進行Repackage移植的樣品前處理方式，

不過，在封裝線材日漸複雜的狀況下，重新銲線的風險提高，原始封裝的晶片銲墊經過化學蝕刻後將更為脆弱．後續故障分析也會因晶片結構層數過多，需要由晶背來釐清的比例增加。

宜特快速封裝實驗室也可藉由協助您，移除阻礙背面觀測的基板，並以橋接的方式，將指定位置銲點引線出來後，再透過EFA設備，從晶背得到清晰異常位置，進一步定位進行分析。