資料中心的雲端AI晶片，肩負人工智慧的深度學習任務，必須提高效能運算，也因此將耗費大量電能，其單一顆晶片耗電量甚至超過200W(瓦)，伴隨產生的高熱，將使得晶片老化速度加劇。

因此，一年必須連續工作365天的雲端運算AI晶片，對老化產生的可靠度問題更需審慎評估。

可靠度測試原理必須抽樣(sampling)一定數量的IC做實驗，來預估整個母體的生命週期與故障機率。通常抽樣的數量為77顆，當77顆百瓦的晶片一起在一台可靠度系統設備做1000小時的可靠度測試時，上萬瓦的功率熱能，將嚴格考驗可靠度測試系統的熱消散與熱平衡能力。

唯有精準的熱消散與熱平衡能力，才能讓每一顆晶片在執行各種不同運算模式時，晶片都能維持穩定的Junction溫度(Tj)(PN接面溫度)，如此才能夠準確預估IC的生命週期。因此，高效能雲端AI晶片所產能的熱能，如何消散與控制，將是IC可靠度實驗設計面臨的挑戰。

終端AI晶片因其應用環境的特殊性，除了運算效能外，還被要求低耗電，例如行動裝置、IoT、無人機、電動車自動駕駛輔助等，皆需仰賴電池供電。

雖然半導體製程不斷進步，相同邏輯閘數下的動態電流越來越省電，但是由於尺寸微縮的物理特性效應下，電晶體靜態漏電流卻反而增加，摩爾定律每兩年電晶體面積縮減一半的好處，並無法讓晶片的功耗密度減半，相同面積的晶片將會消耗比以往更大的電流。

故為了降低功耗，除了低工作電壓設計外，多工作電壓與多閘極電壓的設計普遍可見。然而，對於可靠度測試系統而言，動輒10組以上的系統電源需求，將挑戰可靠度設備電源數目的極限。

同時1V或甚至低於1V的core power(主電源)低工作電壓，將使得IC power margin (餘裕度)越來越小，電路板上的power IR drop(電壓降)或者power ripple(漣波)，將容易造成IC可靠度測試出錯，因此規劃一個終端AI晶片的HTOL可靠度測試環境，從設備選擇、PCB電路板模擬與製作，以及各種細節與設計上的考量，必須大幅嚴謹於ㄧ般邏輯IC。

散熱設計功率(thermal design power，簡稱TDP)是CPU晶片對主機板「散熱能力」的要求規格，目前台式電腦CPU的TDP規格最高在150瓦(W)左右，電競玩家為了維持CPU長時間高效高頻工作，往往升級主機板、散熱片、風扇等等配件，使得升級後的系統散熱能力高於TDP要求，讓CPU能長時間高頻工作，而不會發生過熱降頻甚至休眠等問題。

但是伺服器及HPC等雲端AI晶片，當前TDP規格已達200W以上超高發熱功耗。而晶片因封裝結構與材料等因素，已難以使用空氣對流當散熱媒介將晶片junction溫度控制在目標值。

尤其可靠度測試要求的目標溫度在125°C，遠高於台式電腦的70°C，通常125°C時晶片功耗牆已處於解鎖狀態，故一不小心極可能造成晶片高溫燒毀。 因此，當如此高功耗的IC做高溫可靠度測試時，測試系統必須提供更快速的熱消散能力。

宜特可靠度驗證實驗室的解法是，利用更高效的液態冷卻控制調節系統(Liquid cooling system)，搭配客製化液態循環socket(圖二)，此系統利用液態熱交換速率優於氣態的特性，以及即時監控晶片溫度與調節液態流速等方法，穩定控制超高功耗AI晶片產生的熱能，成功收集可靠度實驗數據。

AI晶片採用先進製程，超低的工作電壓已來到1V以下。然而，當高電流經過電路板走線時，容易在電路板上產生由低到高的壓降(DC IR drop)(圖三)，IR drop將壓低原本已超低的工作電壓，容易使得AI晶片因電源電壓餘裕度(Power Voltage Margin)不足而失效。

此外，當IC power抽載大電流時，也會產生各種頻率的SSN(simultaneous switching noise)。

而電路板的電源層阻抗(Power plane impedance)，在各種不同抽載頻率下，因本身佈線(Layout)因素可能反映出高低不一的阻抗(impedance)值(圖四)，當阻抗值在某個頻率下超越目標值時，就會造成嚴重雜訊( power AC noise )與漣波(power ripple) ，也會使得AI晶片因電源雜訊餘裕度(power noise margin)不足而失效。

如何解? 以宜特可靠度實驗室為例，目前有許多佈線(layout)輔助設計工具，可以在可靠度電路板設計初期，經由軟體分析模擬，調整電源走線長短寬窄、灌孔點大小與數目、解偶合(decoupling)電容值與放置位置等，改善 IR drop與power plane impedance等問題，避免掉測試電路板生產組裝完成後，才面臨效能不符問題。