可靠度測試後，元件高電阻值異常，失效點如何找

本月的小學堂，宜特將分享一個以晶圓級晶片尺寸封裝(WLCSP)的元件，進行上板可靠度驗證後，產生失效的案例。此案例對於以錫球為封裝形式的IC，亦是相當常見的失效形式。

所謂的WLCSP晶圓級晶片尺寸封裝，全名Wafer Level Chip Scale Packaging，是指，直接將整片晶圓級封裝製程完後，再進行切割，切完後封裝體的尺寸等於原來晶粒的大小，後續利用重分布層（RDL），可直接將I/O拉出陣列錫球與PCB做連接。

也因隨著輕薄短小的需求，WLCSP成為封裝形式的主流，在WLCSP的封裝體概念下衍生出Fan-in，Fan-out與Info等晶圓級封裝體。然而，此類封裝形式，在可靠度驗證後，常見的失效模式，如錫球介面、吃錫不良，上板後應力匹配問題。

所以，當要確認WLCSP形式的元件，在可靠度驗證後的失效點時，就更需要留意分析工具的時機點是否會有應力產生，免得反而破壞掉「命案現場」(原有的失效點)，導致更難確認失效真因。

以下這個案例，宜特提出三步驟，告訴你失效分析工具該如何選擇？特別是什麼時機點，命案現場才能夠清除，快速讓失效點(defect)無所遁形。輕易找到失效真因。